Extractie.

Extractie van bitstroom uit ontvangen signaal.

De conversie van het gedemoduleerde signaal (het zgn. split-phase signaal) in een serieele bitstroom verdient extra aandacht. In de oude (versie 5B) decoder werd dit als volgt gedaan:

Het split-phase-signaal wordt in de ontvanger geconverteerd naar een TTL-niveau signaal, m.b.v. een eenvoudige comparator.

Een PLL lockt op dit signaal. M.b.v. een teller worden per bit 2 samples genomen:

split-phase  ____----____----____--------____----________----
             <------><------><------><------><------><------>
              (1 bit)    0       0       1       1       0
sample       ___|___|___|___|___|___|___|___|___|___|___|___|_
                a   b   c   d   e   f   g   h   i   j   k   l

Om de andere sample wordt gebruikt om de bit-waarde te bepalen. Door 2 opeenvolgende samples met elkaar te vergelijken is het mogelijk te bepalen welke van ieder paar genomen moet worden: deze sample en de direct daarop volgende moeten altijd '01' of '10' zijn.
In het plaatje zijn dit samples a,c,e,g,i,k enz. Bv. sample f wordt gevolgd door sample g, en beiden zijn '1', dus sample 'f' is niet de goede.
Bij samples a t/m e is het niet mogelijk of te zien of ze enen of nullen representeren. Dit is alleen mogelijk als het eigenlijke verzonden bit wisselt tussen '0' en '1'. Dus als per ongeluk samples b/d/f worden genomen dan zal bij sample 'f' een fout worden gedetecteerd; vanaf dat punt worden samples g/i/k enz. genomen.

Dit werkt allemaal prima bij sterke signalen, bv. bij HRPT en/of voldoend grote antenne. Echter, met PDUS is het ontvangen signaal te zwak (teveel ruis) om een bruikbaar plaatje te kunnen reproduceren. Dit komt omdat een groot deel van het signaal wordt weggegooid.
Door zoveel mogelijk van het signaal te "verzamelen" kan de invloed van ruis aanzienlijk verminderd worden zodat PDUS-plaatjes met een schotel van ca. 1.5 m mogelijk zijn. Dit kan op een aantal manieren worden gerealiseerd; een tweetal circuits zijn getest:

D.m.v. een analoge integrator, geschakeld in het signaalpad voordat naar TTL-niveau wordt overgegaan.
D.m.v. een digital integrator, werkende op het TTL-signal (Harry v. Deursen)

Beide methoden geven een grote verbetering. De tweede methode is geschikt om in de FPGA te bouwen, waardoor de benodigde hoeveelheid extra hardware beperkt blijft.

Resultaten nieuwe bit-extractor.

De conversie analog-naar-TTL kan nog verbeterd worden door het toevoegen van een 333 kHz LPF. Alleen het toevoegen van dit simpele filter geeft al veel betere resultaten!

De digitale integrator geeft wederom een belangrijke verbetering.

Deze digitale integrator is nu ingebouwd in de FPGA, ter vervanging van de simpele sample-methode.

Simulaties.

De volgende figuren demonstreren het effect van integratie op de ontvangstkwaliteit.

A=ruis-vrij split-phase signaal
B=ruiserig split-phase signaal
C=integratieresultaat
D=bemonstermoment

Resultaat zonder integrator.
Weinig ruis	Veel ruis

Resultaat met analoge integrator (voor de decoder)
Veel ruis	Heel veel ruis, integratie over halve periode	Heel veel ruis, integratie over volle periode

Resultaat met digitale integrator (in FPGA).
Geen ruis	Heel veel ruis

Conclusies

Voor HRPT is de bestaande ontvanger/decoder goed genoeg om bruikbare plaatjes te krijgen. Echter, het toevoegen van een simpel laagdoorlaatfilter (1.3MHz voor HRPT) voor de TTL-begrenzer zal waarschijnlijk een beter resultaat geven (bruikbaar signaal bij lagere elevatie en/of kleindere antenne).

Voor PDUS is tenminste de bit-integrator noodzakelijk om bruikbare plaatjes te krijgen.